NEWS

OF THENATIONAL ACADEMY OF SCIENCES OF THE REPUBLIC OF KAZAKHSTAN **PHYSICO-MATHEMATICAL SERIES**

ISSN 1991-346X

https://doi.org/10.32014/2020.2518-1726.44

Volume 3, Number 331 (2020), 118 – 126

УДК: 528.85; 517.958; 551.510.513:629.78 МРНТИ: 89.27-57.29-41

V.F. Grichshenko¹, A.A. Mukushev²

¹SLLP "Ionosphere Institute", Almaty, Kazakhstan; ²al-Farabi Kazakh National University, Almaty, Kazakhstan. E-mail: labreab@mail.ru

CIRCUIT SIMULATION OF SINGLE FAILURES OF MEMORY MODULES OF ON–BOARD ELECTRONICS

Abstract. The main objective of the work is the circuit simulation of single failures of a cell of memory modules under given conditions and parameters of transistors of a memory element during the passage of a single particle.

The ionization current and critical charges are determined, which lead to a single failure and to the inversion of the logical state of the memory module cell.

Application area. The results can be used in the design of microprocessor systems of on-board elecronics of spacecraft.

Keywords: circuit simulation, critical charge, ionization current, on-board equipment.

Relevance of the problem. It is known that during the operation of various spacecraft (SC) as a result of the action of cosmic rays (CR) on-board electronics failures **are**, which leads to emergency situations, and in some cases to the loss of satellites, for example, «KazSat -1» and «Phobos-Soil».

In various countries (France, Russia, USA, China) in cases where it is necessary to predict the behavior of complex structures in space during long-term space flights, or to identify processes that lead to emergency situations in orbit, when decision-making requires preliminary "playback" Several options for the development of events and their consequences are used to simulate the behavior of systems in real conditions.

Therefore, in this work, we use the method of circuit simulation, which is a highly efficient and relatively low-cost method that allows us to evaluate the complex influences of space factors (SF) on the functional state and failures of on-board electronics.

Status of the issue. Distinguish satellite failures for reasons of occurrence, as well as for their impact on the loss of performance of individual on-board systems.

The reasons for the occurrence include the complex influence of SF, including: radiation exposure to solar (SCR) and galactic (GCR) cosmic rays, particles of the Earth's radiation belts (RP), solar electromagnetic radiation, magnetospheric plasma, SC intrinsic atmosphere, microgravity, micrometeorites and others SF. In more detail, the radiation effects of outer space on the failures of on-board electronic equipment under microgravity conditions were considered by the authors in [1].

It should be noted that the use of electronic components of increased reliability in the on-board electronic equipment does not eliminate the likelihood of failures due to external factors of space.

Falures in the performance of individual on-board systems can result from design errors, poor preflight testing, deterioration of the mechanical and electrical components of systems, incorrect commands or operations due to errors by operators or ground systems, and other causes that are identified by hardware developers in the analysis of failures.

Classification of failures of electronic on-board equipment. In this work, single failures caused by the influence of CR nuclei will be considered as the most dangerous from the point of view of emergency situations in the control systems of on-board equipment.

The types of failures that are most often observed in ground-based modeling experiments and real conditions:

SEU (single event upset) - single reversible failures in integrated circuits (ICs) with regular logic, manifested in the form of loss of information in individual cells;

SEL (single event latchup) - single events ("latch" effect) caused by the inclusion of parasitic thyristor structures when protons or heavy CR nuclei enter the sensitive volume of CMOS ICs;

SEHE (single event hard error) - a single microdose effect associated with local release of energy in the sensitive volume of active IC elements upon the entry of protons or CR nuclei with subsequent "dose" failure of this element (after thermal annealing, a return to the working state is usually observed);

SEFI (single event functional interrupt) - a single effect of functional interruption (most characteristic of functionally complex Large Integrated Circuits (LSIs), such as microprocessors, controllers, etc.);

SEB (single event burnout) - a single burnout effect in powerful MOS transistors associated with the opening of a parasitic bipolar transistor when protons or CR nuclei hit;

SEGR (single event gate rupture) - a single breakdown effect of a gate dielectric in MOS structures upon the entry of protons or CR nuclei;

SES (single event snapback) - a single effect of secondary breakdown in n-MOS transistors;

SET (single event transient) is a transitional ionization reaction caused by the entry of a proton or CR nuclei into the sensitive region of the IP. The effect can manifest itself in the form of current pulses in the output circuits in analog ICs and in mixed type ICs, and can also lead to distortion of information in high-frequency optical information transmission lines [2].

Earlier, the authors of this work presented the mechanism of occurrence of failures (SEU) in memory modules during the passage of a single CR particle under microgravity conditions [1] and circuit simulation of failures (SEL) as a result of the occurrence of electrostatic discharges [3].

In this work, the circuit simulation of failures (SEU and SEL) was carried out on the storage devices (memory) of the CMOS structure, by the action of the ionization current caused by the passage of the CR ionizing particle. This is facilitated by the characteristics of CMOS structures: ultra-low power consumption in a static state and high noise immunity.

The mechanism of formation of the ionization current. In the general case, the single-fault effect is associated with the ingress of single particles into the active region of the transistor, followed by the formation of an **ionization track** inside the transistors and the generation of electron-hole pairs.

Free carriers of electric charge are created along the track of the ionizing particle. The average energy required to create one electron – hole pair in silicon is 3.6 eV [4].

An example of the formation of an ionization current caused by the radiation effect in an n-channel transistor (nMOS) is shown in Figure 1.



Figure 1 – The mechanism of formation of failure caused by a single CR particle

Figure 1 shows the stages of formation of the ionization current and the time diagram of this current, including:

la - a charged particle passes near a p-n junction with reverse bias and creates free electron-hole pairs; lb - electrons pulled up by a positively charged drain field drift toward it, expanding the depletion region and creating an ionization current pulse; lc - the charge remaining after the end of the pulse continues to deviate into the depletion region until it is collected or recombined.

A single reversible faulures (SEU) in a memory cell occurs when a charged particle collides with a sensitive region of the transistor and causes a change in the state of this cell. In a memory cell, especially in a node storing a high logical level, reverse biases between the drain and the substrate are very sensitive to SEU-type failure caused by ionizing particles. This is due to the fact that the storage node is supported by a relatively weak pull-up transistor (pMOS transistor) compared to a strong step-down transistor (nMOS transistor) on another node [5].

The collection of the charge generated by the influence of the CR particle is shown in figure 1. The collected charge Q_{coll} depends on the type of ionizing particle, trajectory, energy value and location of the impact. The range Q_{coll} is from 1 to hundreds of pC. Usually, the critical charge Q_{coll} for a static memory cell is understood as the minimum charge that can be collected by the affected node to change the logical state of the memory cell Reverse biased nMOS transistors are most sensitive to the effects of CR particles due to the presence of a field and a large space charge region. Thus, Q_{coll} is smaller than the Q_{crit} storage node, then the current generated by the pull-up transistor will prevent the bit from turning over. The value Q_{crit} can be defined as:

$$Q_{crit} = \int_{0}^{\tau_{F}} I_{D} dt = \left(C_{\min} \times V_{dd} \right) + \left(I_{dp} \times T_{F} \right), \tag{1}$$

where C_{\min} is the minimum capacity of the transistor body, V_{dd} is the voltage of the memory cell, I_{dd} is the maximum drainage conductivity pMOS of the transistor, and T_F is the switching time of the memory cell.

Currently, various models based on the concept of threshold voltage are known. These include Level1-Level3, MOS Model 9, BSIM3, BSIM4. The BSIM4 model is the most reliable and describes all the necessary parameters for mathematical expression 1. A significant difference between compact models is the choice of basic variables, in terms of which physical processes in a transistor are described.

From expression 1 it is seen that the value of the critical charge depends on the circuitry parameters of MOS transistors. Therefore, we used SPICE parameters of a compact circuitry model of a transistor (SPICE - Simulation Program with Integrated Circuit Emphasis) [6].

We have developed geometric models of transistors, presented in figure 2, corresponding to the technological process of 0.5 microns.



Рисунок 2 – Геометрические модели МОП транзисторов

Physico-topological models of nMOS and pMOS transistors have also been developed using the BSIM4 model.

The physico-topological models of nMOS and pMOS transistors shown in Figure 1 were created with the aim of extracting the circuit parameters of MOS transistors. Physico-topological models of MOS

transistors were created using Electric VLSI computer-aided design. This application is used to design ultra-large integrated circuits.

: As a result of the design, a netlist (list of parameters and specifications) of MOS transistors was obtained, a fragment of which is presented below:

*** SPICE deck for cell PMOS_IV{lay} from library tut_2

*** Created on Cp апр 22, 2020 20:00:47

*** Last revised on Cp апр 22, 2020 20:27:49

- *** Written on Cp anp 22, 2020 20:29:26 by Electric VLSI Design System, version 9.07
- *** Layout tech: mocmos, foundry MOSIS
- *** UC SPICE *** , MIN_RESIST 4.0, MIN_CAPAC 0.1FF, MIN_TF 1.2NS
- *CMOS/BULK-NWELL (PRELIMINARY PARAMETERS).....

Note that the analytical model for the induced current waveform for collecting charges on ion tracks is usually approximated by a double exponential curve with fast rise and fall times:

$$I_{ioniz}(t) = \frac{Q_0}{\tau_F - \tau_R} \left[e^{(-t/\tau_R)} - e^{(-t/\tau_F)} \right], \qquad (2)$$

where Q_0 is the total charge collected from one particle, τ_F is the current decay time associated with the diffusion charge collection time (~ 0.1 ... 0.4 ns), τ_R is the current rise time associated with the carrier drift time through the SCR of the pn junction (~ 10 ... 50 ps). The simulated ionization current pulse is considered in figure 1 with an explanation.

The value of the conduction current I_{dp} at which a single failure will occur can only be estimated by circuitry modeling the effects of single CR cores using a general-purpose electronic circuit simulator SPICE.

The effect of CR nuclei on the sensitive region of a transistor in an SPICE simulator is simulated by the ionization current of a passing particle. To simulate the ionization current, an equivalent circuit was created consisting of a circuit model of a field-effect transistor and a model of a current generator connected in parallel with the p-n junction of the drain. Figure 3 shows the macromodel of the replacement of the ionization current caused by the action of CR nuclei.



Figure 3 - Macromodel of ionization current substitution caused by exposure to CR nuclei

In the simulation scheme of a single failure in a 6 static memory cell, the stock p-n junctions of closed transistors are vulnerable at the ingress of a single particle.

Figure 4 shows a static memory element (cell).



Figure 4 – The memory element of the storage device based on CMOS structures

The main elements of a memory cell are pairs of CMOS transistors (transistors T_1 , T_2 and T_3 , T_4 , respectively), which is a logical inverter, shown in Figure 3. In such an inverter, when transmitting logical signals, one of the transistors is always open and the other is closed. Switches S1 and S2 are used to set the initial conditions for simulation.

Circuit simulation of a single element failure was performed as follows. Suppose, initially, transistors T_4 and T_1 are open in a memory cell, and transistors T_3 and T_2 are closed. The conduction current I_{dp}

caused by the passage of the ion is modeled by a current source connected in parallel with the affected transistor in accordance with Figure 2. Then, a surge in the current induced by the ingress of a particle causes two competing processes in the memory cell: absorption of the excess charge and positive feedback operation.

It is also easy to notice that the ionization currents of the drains of open transistors confirm the logical state of the memory cell. Only the ionization currents of the drains of the closed transistors T_3 and T_2 contribute to the switching of the memory cell. In this case, the drain current of a closed-*n* channel transistor T_2 reduces the voltage at the inputs of transistors T_4 and T_3 , the ionization current of a closed-*p* channel transistor T_3 reduces the voltage at the inputs of transistors T_1 and T_2 .

In virtual modeling, a memory element was exposed to a current amplitude of up to 36 mA. The simulation results show that the cell is in a stable state, although there are minor bursts, are presented in figure 5a. Since these bursts do not exceed the threshold value, it can be assumed that the memory element provides storage of a bit of information. With an increase in the amplitude of the ionization current over 36 mA, the memory element changes its state, thereby ensuring a single failure to store one bit of information. The obtained time dependence is presented in figure 5b.



Figure 5 - Time dependence on the outputs (Q₀, Q₁) of the memory cell and the effect of the ionization current a) up to 36 mcA per memory element, b) over 36 mcA per memory element

From the simulation results presented in Figures 5a and 4b, it can be seen that a single CR particle does not always cause a single failure. To do this, it must fall on the sensitive part of the memory cell and also add a charge in excess of the critical value.

The results of evaluating the critical charge at various supply voltages of the memory element obtained by circuit simulation are presented in table 1.

	Supply voltage $V_{dd} = 2.5 \text{ V}$	Supply voltage $V_{dd} = 3.3 \text{ V}$	Supply voltage $V_{dd} = 5 \text{ V}$
Conductivity current value I_{dp} , μA calculated in the circuit simulation program	30	80	160
The value of the critical charge Q_{crit} , pC at the corresponding conductivity current I_{dp} μA	36	96	193

TT 1 1 TT 1 (<u> </u>	1		4 17
1 able 1 = Values of	critical charge and	conduction current g	t various suppl	iv voltages
1 a 0 c 1 = v a 1 a c 0 0 1	critical charge and	conduction current a	u vanous subb	i v v o i u z c o

From the presented results it is seen that an increase in the supply voltage of the memory element contributes to an increase margin in the critical charge, leading to inversion of the memory cell.

The dependence of the critical charge Q_{crit} on the supply voltage V_{dd} and conduction current I_{dp} , leading to the inversion of the logical state of the memory module cell, is presented in table 1.

Thus, in the work, circuit simulation of a memory module cell failure was performed under given conditions and parameters of the memory element transistors when passing a single particle.

The conductivity current and the voltage value of the memory element at which the cell state switched, that is, a single failure, were determined.

The critical charge value which leads to the inversion of the logical state of the memory module cell is determined.

The work was carried out according to the republican budget program 008 "Applied scientific research in the field of space activity within the framework of the scientific and technical program" Development of space technologies for monitoring and forecasting of natural resources, technological changes in the environment, creation of space technology and ground space infrastructure, research of near and deep space objects (program code 0.0799 for 2018-2020); under the project "Creation of an integrated system for predicting radiation hazard and methods for protecting onboard electronic equipment for spacecraft of various purposes under the complex influence of space factors" (reg. No. 0118PK00801).

В. Ф. Ғрищенко¹, А. А. Мукушев²

¹"Ионосфера институты" ЕЖШСД, Алматы, Қазақстан; ²Әл-Фараби Қазақ ұлттық университеті, Алматы, Қазақстан

ЭЛЕКТРОНДЫҚ БОРТТЫҚ АППАРАТУРАНЫҢ ЖАДЫ МОДУЛЬДЕРІНІҢ ЖАЛҒЫЗІЛІКТІ ІСТЕН ШЫҒУЛАРЫН СЫЗБА НҰСҚАМЕН МОДЕЛЬДЕУ

Аннотация. Жұмыстың негізгі мақсаты берілген шарттар кезінде әртүрлі мақсаттағы ғарыш аппараттарының (FA) борттық электронды аппаратурасының істен шығуларын сызбанұсқалық модельдеу және ғарыш сәулелерінің (FC) жалғыз бөлшектерінің өтуі кезінде жады элементінің транзисторларының параметрлері болып табылады.

Мәселе өзектілігі. Ғарыштық сәулелердің (FC) әсері нәтижесінде әртүрлі мақсаттағы FA пайдалану кезінде борттық электрондық жүйелердің істен шығуы орын алатыны белғілі, бұл штаттан тыс жағдайларға, ал кейбір жағдайларда спутниктердің, мысалы, KazSat-1 және «Фобос-грунт» жоғалуына алып келеді. Сондықтан бұл жұмыста жоғары тиімді және салыстырмалы төмен шығынды әдіс болып табылатын, біреңсараң ғарыш сәулелерінің (FC) өту кезінде жады элементінің транзисторларының схемотехникалық параметрлерін бағалауға мүмкіндік беретін схемотехникалық модельдеу әдісі қолданылады.

Мәселенің жағдайы. Істен шығудың пайда болу себептері бойынша, сондай-ақ олардың жекелеғен борттық жүйелердің жұмыс істеу қабілеттілігінің жоғалуына әсері бойынша ажыратылады. Пайда болу себептеріне FKФ-ның кешенді әсері жатады, оның ішінде: күн (КFС) және ғалактикалық (ГFС) ғарыш сәулелерінің радиаңиялық әсері, жердің радиациялық белдеулерінің бөлшектері (ЖРБ); микрогравитаңия, микрометеориттер және басқа да FK факторлары. Жекелеғен борттық жүйелердің жұмыс істеу қабілеттілігінің жоғалуына жобалау кезінде қателер, ұшар алдындағы сапасыз тексеру, жүйелердің механикалық және электр компоненттерінің тозуы, операторлардың немесе жер үсті жүйелерінің қателері салдарынан қате командалар немесе операциялар және нақты жағдайларда істен шығуларды талдау кезінде аппаратураны әзірлеушілер сәйкестендіретін басқа да себептер әкелуі мүмкін.

Жұмыста FC ядроларының эсерінен туындаган, борттық аппаратураны басқару жүйелерінде штаттан тыс жағдайлардың пайда болуы тұргысынан негұрлым қауіпті, оның ішінде: SEU (single event upset) – жеке ұяшықтарда ақпаратты жогалту түрінде көрінетін тұрақты логикасы бар ИС – да жалгыз қайтымды ақаулар; SEL – (single event latchup) – FC өтуі кезінде КМОП ИС сезімтал беттерінде паразиттік тиристорлық құрылымдардің қосуы ("ысырма" әсері) және басқа да істен шығудан туындауы бірең-сараң оқигаларга алып келеді.

Бұл жұмыста ИС дайындау кезінде басым болып табылатын КМОП-құрылымда жүргізілген есте сақтау құрылғыларына (СҚ) радиациялық әсер ету кезінде істен шығулардының схемотехникалық моделдеудің (SEU және SEL) нәтижелері келтіріледі.

Транзисторлардың ішіндегі ионизациялық трекің және электронды тесіктер жұптарының пайда болуымен транзисторындағы n-каналда (nMOS) сәулелену әсерінен туындаған иондану тогының пайда болу кезеңдері мен механизмі қарастырылады.

Жады элементінің бірең сараң істен шығуын схемотехникалық модельдеу орындалды. Сұлбалық параметрлерді бағалау үшін BSIM4 моделін және Electric VLSI автоматтандырылган жобалау жүйесін пайдалана отырып п-МОП және р-МОП транзисторларының физика-топологиялық модельдерін қолдану арқылы транзисторлардың геометриялық үлгісі әзірленді. Бірең сараң істен шығу кезіндегі өткізгіштер тогының мәні, SPICE жалпы мақсаттағы электрондық схемалардың симуляторын пайдалана отырып бағаланды.

Spice-симулятордагы FC ядроларының транзисторының сезімтал аймагына әсер етуі ток көзімен байаланыстырады, ол далалық транзистордың схемотехникалық моделінен және p-n ағын өткеліне параллель қосылған ток генераторы моделінен тұратын макромодельдің баламалы схемасында моделденеді. FC ядроларының әсерінен туындаган иондау тогын алмастыру макромоделі құрылды.

Виртуалды моделдеуде берілген параметрлердің жады элементі 36 мкА дейінгі амплитудамен ток әсеріне ұшырайды. Модельдеудің нәтижелері ұяшық тұрақты күйде және шекті мәннен аспайтын елеусіз өзгерістер бар екенін көрсетті, сондықтан жады элементі акпарат битінің сақталуын қамтамасыз ете алады. Иондау тогының амплитудасы 36 мкА жогары болғанда жады элементі өзінің жай-күйін өзгертеді, осылайша бір ақпарат битін сақтауда бірең сараң істен шығуды көрсетті.

Әртүрлі қоректену кернеуінде критикалық зарядтың және өткізгіштік тогының мәндері берілген. Жад элементінің қуат кернеуін арттыру жад ұяшыгының инверсиясына әкелетін сыни заряд бойынша қордың артуына ықпал ететіні көрсетілген.

Өткізгіштік тогы және ұяшықтың күйін ауыстырып қосу, ягни жалғыз істен шығу болган жады элементінің қуат кернеуінің шамасы анықталды.

Жад модульдері ұяшығының логикалық күйінің инверсиясына экелетін критикалық зарядтың шамасы анықталды.

Осылайша, жұмыста жеке-дара бөлшектердің өтуі кезінде жады элементінің транзисторларының параметрлері мен берілген шарттар кезінде жад модульдерінің ұяшықтарының істен шығуының схемотехникалық моделдеуі орындалды. Алынган нәтижелер әртүрлі мақсаттагы FA борттық электрондық аппаратурасында пайдалану үшін микропроцессорлық жүйелерді жобалау кезінде пайдаланылуы мүмкін.

Түйін сөздер: тізбекті модельдеу, критикалық заряд, иондану тогы, борттық жабдық.

В. Ф. Грищенко¹, А. А. Мукушев²

¹ДТОО "Институт ионосферы", Алматы, Казахстан; ²Аль-Фараби Казахский национальный университет, Алматы, Казахстан

СХЕМОТЕХНИЧЕСКОЕ МОДЕЛИРОВАНИЕ ОДИНОЧНЫХ ОТКАЗОВ МОДУЛЕЙ ПАМЯТИ ЭЛЕКТРОННОЙ БОРТОВОЙ АППАРАТУРЫ

Аннотация. Основной целью работы является схемотехническое моделирование отказов бортовой электронной аппаратуры космических аппаратов (КА) различного назначения при заданных условиях и параметров транзисторов элемента памяти при прохождении одиночной частицы космических лучей (КЛ).

Акутальность проблемы. Известно, что во время эксплуатации КА различного назначения в результате воздействия космических лучей (КЛ) происходят отказы бортовых электронных систем, что приводит к

нештатным ситуациям, а в некоторых случаях и к потере спутников, например, KazSat -1 и «Фобос-грунт». Поэтому в данной работе используется метод схемотехнического моделирования, являющийся высокоэффективным и относительно низкозатратным методом, позволяющий оценить схемотехнические параметры транзисторов элемента памяти при прохождении одиночной частицы космических лучей (КЛ).

Состояние вопроса. Различают отказы КА по причинам возникновения, а также по их влиянию на потерю работоспособности отдельных бортовых систем. К причинам возникновения относится комплексное влияние ФКП, в том числе: радиационное воздействие солнечных (СКЛ) и галактических (ГКЛ) космических лучей, частиц радиационных поясов Земли (РПЗ); микрогравитация, микрометеориты и другие факторы КП. К потере работоспособности отдельных бортовых систем могут привести ошибки при проектировании, некачественная предполетная проверка, износ механических и электрических компонентов систем, некорректные команды или операции вследствие ошибок операторов или наземных систем и другие причины, которые идентифицируются разработчиками аппаратуре при анализе отказов в реальных условиях.

В работе рассматриваются одиночные отказы, вызванные воздействием ядер КЛ, как наиболее опасные с точки зрения возникновения нештатных ситуаций в системах управления бортовой аппаратуры, в том числе: SEU (single event upset) – одиночные обратимые сбои в ИС с регулярной логикой, проявляющиеся в виде потери информации в отдельных ячейках; SEL (single event latchup) – одиночные события радиационного защелкивания (эффект «защелки»), вызванные включением паразитных тиристорных структур при КЛ в чувствительный объем КМОП ИС и другие отказы.

В данной работе приводятся результаты схемотехнического моделирования отказов (SEU и SEL) при радиационном воздействии на запоминающие устройства (ЗУ), которое проводилось на КМОП-структуре, являющейся доминирующей при изготовлении ИС.

Рассматриваются этапы и механизм образования тока ионизации, вызванного радиационным эффектом в n-канальном транзисторе (nMOS) с последующим образованием внутри транзисторов ионизационного трека и генерации электронно-дырочных пар.

Выполнено схемотехническое моделирование одиночного сбоя элемента памяти. Для оценки схемотехнических параметров были разработаны: геометрическая модель транзисторов, с использованием модели BSIM4 и физико-топологические модели п-МОП и р-МОП транзисторов с использованием системы автоматизированного проектирования Electric VLSI. Значение тока проводимости, при котором происходит одиночный отказ, оценивался с использованием симулятора электронных схем общего назначения SPICE.

Воздействие на чувствительную область транзистора ядер КЛ в SPICE-симуляторе имитируется источником тока, который моделируется в эквивалентной схеме макромодели, состоящей из схемотехнической модели полевого транзистора и модели генератора тока, включенного параллельно p-n переходу стока. Создана макромодель замещения тока ионизации, вызванного воздействием ядер КЛ.

Представлена схемотехническая SPICE модель элемента памяти на основе КМОП – структур. Показано, что в схеме моделирования одиночного сбоя в статическом элементе памяти, уязвимого к попаданию одиночной частицы, являются стоковые p-n переходы закрытых транзисторов. Рассмотрен механизм образования тока проводимости, вызванного прохождением одиночной частицы КЛ, который моделируется источником тока, подключенного параллельно пораженному транзистору.

В виртуальном моделировании элемент памяти заданных параметров подвергался воздействию тока амплитудой до 36 мкА. Результаты моделирования показали, что ячейка находится в устойчивом состоянии и имеются незначительные всплески, которые не превышают порогового значения, поэтому элемент памяти обеспечивает хранение бита информации. При увеличении амплитуды тока ионизации свыше 36 мкА элемент памяти изменяет своё состояние, тем самым обеспечивает одиночный отказ в хранении одного бита информации.

Представлены значения критического заряда и тока проводимости при различных напряжениях питания. Показано, что увеличение напряжения питания элемента памяти способствует увеличению запаса по критическому заряду, приводящему к инверсии ячейки памяти.

Определен ток проводимости и величина напряжения питания элемента памяти, при котором произошло переключение состояние ячейки, то есть одиночный отказ.

Определена величина критического заряда, которая приводит к инверсии логического состояния ячейки модулей памяти.

Таким образом, в работе выполнено схемотехническое моделирование отказа ячейки модулей памяти при заданных условиях и параметров транзисторов элемента памяти при прохождении одиночной частицы. Полученные результаты могут быть использованы при проектировании микропроцессорных систем для использования в бортовой электронной аппаратуре КА различного назначения.

Ключевые слова: схемотехническое моделирование, критический заряд, ток ионизации, бортовая аппаратура.

Information about authors:

Grichshenko V.F., candidate of phys. math sciences, associate professor. Head Laboratory of Reliability and Security of Orbital and Terrestrial Space Systems; http://orcid.org/0000-0003-2244-5599;

Mukushev A.A., al-Farabi Kazakh National University. PhD doctoral student of the Faculty of Mechanics and Mathematics, Department of Mechanics

REFERENCES

[1] Musabayev T., Zhantayev Zh., Grichshenko V. Complex influence of Space environment on materials and electronics devices in the conditions of microgravity // Advances in Space Researches. Elsevier, 2016, 58, P.1138-1145. IF–1,406. https://doi.org/10.1016/j.asr.2016.05.030

[2] https://www.sciencedirect.com/journal/advances-in-space-research/vol/58/issue/6 (in Eng.).

[3] Kuznetsov N.V. Radiation conditions in the orbits of spacecraft // In: Space Model. under the editorship of M.I. Panasyuk, L.S. Novikov. M.: Science, 2007. T.1. C. 25-30. ISBN: 978-5-98227-418- http://kdu.ru/node/659. (in Rus.)

[4] Zhantaev Zh.Sh., Grishchenko V.F., Mukushev A. Circuit modeling of protection of electronic equipment from electrostatic discharge. News of NAS RK. Series of physico-mathematical- №4, 2016, p. 15-19. ISSN 1991-346X, http://physics-mathematics.kz/index.php/en/chive (in Rus.)

[5] Wang F.,Agrawal V. (2008) Single event upset: An embedded tutorial, 21st International Conference on VLSI Design (VLSID 2008), pp. 429-434. DOI:10.1109/VLSI.2008.28 (in Eng.).

[6] https://www.eng.auburn.edu/~agrawvd/TALKS/tutorial_6pg.pdf

[7] Baumann R. (2005) Soft errors in advanced computer systems, Design Test of Computers, IEEE, vol. 22, no. 3, pp. 258 -266. DOI: 10.1109/MDT.2005.69 (in Eng.).

[8] https://ieeexplore.ieee.org/document/1438282

[9] [1] Liu W. (2010) MOSFET Models for SPICE Simulation: Including BSIM3v3 and BSIM4, Wiley-IEEE Press, USA. ISBN: 978-0-470-54718-2

[10]https://www.wiley.com/en-kz/MOSFET+Models+for+SPICE+Simulation:+Including+BSIM3v3+and+BSIM4-p-9780471396970 (in Eng.).