

BULLETIN OF NATIONAL ACADEMY OF SCIENCES  
OF THE REPUBLIC OF KAZAKHSTAN

ISSN 1991-3494

Volume 4, Number 368 (2017), 48 – 53

**M. N. Kalimoldayev, S. T. Tynymbayev, N. A. Kapalova**

Institute of information and computational technologies CS MES RK, Almaty, Kazakhstan.  
E-mail: mnk@ipic.kz, s.tynym@mail.ru, nkapalova@mail.ru

**POLYNOMIAL MULTIPLIERS  
ON THE MODULE OF IRREDUCIBLE POLYNOMIALS**

**Abstract.** In cryptographic information protection the most important role is played by approaches to their implementation. According to researchers, the task of optimizing the operation of encryption algorithms is in demand and is relevant at the present time. Hardware has a number of significant advantages over software, for example, it has better speed characteristics, ensures the cryptographic algorithm integrity, and allows to optimize many mathematical operations used in encryption algorithms. But software implementations of encryption algorithms are usually cheaper than hardware ones. Given the advantages list of these approaches, it is possible to solve the problem of encryption algorithms optimization by software and hardware means. It gives the user configuration flexibility and high data security. Hardware and software cryptographic system consists of an electronic device that connects to a personal computer and software to operate with the device. In such systems, the functions that are not critical to the speed and security of the work are shifted to software, thereby reducing their cost.

The developed encryption algorithm on the basis of non-positional polynomial notations is intended for software, hardware, and also software and hardware implementation. The main hardware-implemented device in non-positional algorithm of the cryptographic transformation is a device for multiplication of polynomials on the module of the irreducible polynomials, which produces routine calculations on data encryption.

This paper considers the classical approach to construction of the multipliers on the module of irreducible polynomials, where at the first stage the product of two polynomials is computed, and at the second stage the obtained result is given on the module of irreducible polynomials.

**Key words:** cryptography, encryption algorithms, non-positional polynomial notations, software and hardware implementation.

УДК 004.056.5

**М. Н. Калимольдаев, С. Т. Тынымбаев, Н. А. Капалова**

Институт информационных и вычислительных технологий КН МОН РК, Алматы, Казахстан

**УМНОЖИТЕЛИ ПОЛИНОМОВ  
ПО МОДУЛЮ НЕПРИВОДИМЫХ ПОЛИНОМОВ**

**Аннотация.** В криптографической защите информации важнейшую роль играют подходы к их реализации. Также, по мнению исследователей, задача оптимизация работы алгоритмов шифрования является востребованной и актуальной в настоящее время. Аппаратные средства имеют ряд существенных преимуществ перед программными, например, обладают лучшими скоростными характеристиками, гарантируется целостность криптографического алгоритма, и позволяют оптимизировать многие математические операции, применяемые в алгоритмах шифрования. Но программные реализации алгоритмов шифрования, как правило, дешевле аппаратных. Учитывая перечень достоинств этих подходов, можно решить задачу оптимизации работ алгоритмов шифрования программно-аппаратным способом. Он предоставляет пользователю гибкость настройки и высокую защищенность данных. Программно-аппаратная крипtosистема состоит из электронного устройства, которое подключается к персональному компьютеру и программного обеспечения для работы с устройством. В таких системах выполнение функций, некритичных к скорости работы и безопасности, перекладывается на программное обеспечение, что способствует снижению их стоимости.

Разработанный алгоритм шифрования на базе непозиционных полиномиальных систем счисления предназначен для программной, аппаратной и программно-аппаратной реализации. Основным аппаратно реализуемым устройством в непозиционном алгоритме криптографического преобразования является устройство для умножения полиномов по модулю неприводимых полиномов, где производятся рутинные вычисления по шифрованию данных.

В работе рассматривается классический подход к построению умножителей полиномов по модулю неприводимых полиномов, где на первом этапе вычисляется произведение двух полиномов, а втором этапе – полученное произведение приводится по модулю неприводимых полиномов.

**Ключевые слова:** криптография, алгоритмы шифрования, непозиционные полиномиальные системы счисления, программно-аппаратная реализация.

Криптография играет ключевую роль в обеспечении защиты информации в вычислительной технике и средствах коммуникации. Последние десятилетия криптография интенсивно развивается, этому способствуют такие факторы как бурное развитие вычислительной техники и ее повсеместное использование. То же самое касается и разработки криптографических алгоритмов. Известно множество алгоритмов шифрования, разработанных научными институтами, один из подходов построения алгоритма блочного симметричного шифрования исследуется в Институте информационных и вычислительных технологий КН МОН РК.

В разработанных непозиционных системах шифрования в качестве критерия криптостойкости используется не длина ключа, а криптостойкость самих криптоалгоритмов. Обусловлено это применением арифметики непозиционных систем, т.е. систем счисления в остаточных классах (СОК). В отличие от классических СОК предлагаемые криптографические нетрадиционные алгоритмы рассматриваются в полиномиальных системах счисления в остаточных классах, в которых основаниями служат не простые числа, а неприводимые многочлены над полем GF(2), т.е. с двоичными коэффициентами. Так, полным ключом в нетрадиционном алгоритме шифрования являются ключевая последовательность и система полиномиальных оснований, которая выбирается из всего множества неприводимых многочленов степени не выше значения длины блока с учетом порядка распределения выбранных оснований. Использование непозиционных полиномиальных систем счисления (НПСС) позволяет также повысить эффективность алгоритмов, так как в соответствии с правилами НПСС все арифметические операции могут выполняться параллельно по модулям оснований НПСС [1-4].

Проводятся работы по эффективной программной реализации разработанных алгоритмов в виде модулей, объединенных в систему криптографической защиты информации (СКЗИ)[5]. Также планируется построение программно-аппаратной и аппаратной реализаций симметричных криптографических алгоритмов защиты информации на базе НПСС. Так как программно-аппаратная и аппаратная реализация имеют ряд существенных преимуществ перед программными аналогами, аппаратная реализация обладает лучшими скоростными характеристиками, гарантируется целостность криптографического алгоритма и позволяют оптимизировать многие математические операции, применяемые в алгоритмах шифрования. При программно-аппаратной реализации разработанных алгоритмов часть процедур реализуется аппаратно.

Основным устройством в НПСС является устройство для умножения полиномов по модулю неприводимых полиномов, где производятся рутинные вычисления по шифрованию данных.

В работе рассматривается классический подход к построению умножителей полиномов по модулю неприводимых полиномов, где на первом этапе вычисляется произведение двух полиномов, а втором этапе – полученное произведение приводится по модулю неприводимых полиномов.

Рассмотрим организацию умножителей на примере умножения полиномов А и В. Пусть коэффициенты А и В представлены в двоичной системе:

$$A = \{a_{n-1}a_{n-2} \dots a_1a_0\} \text{ и } B = \{b_{n-1}b_{n-2} \dots b_1b_0\}$$

Матрица частичных произведений полиномов с разрядностью  $n$  приведена на рисунке 1. Суммируя каждый столбец этой матрицы по модулю два получим двоичное представление  $AxB=C$ , где  $C = \{C_{2n-1}C_{2n-2} \dots C_1C_0\}$ . Здесь сдвинутые относительно друг друга строки матрицы последовательно суммируются по модулю два.

Тогда  $C = 2^{n-1} A \cdot b_{n-1} + 2^{n-2} A \cdot b_{n-2} + \dots + 2^1 A \cdot b_1 + 2^0 A \cdot b_0$ , где  $2^i$  разрядные веса полиномов ( $i = \overline{0, (n-1)}$ ),  $b_i$  значения разрядов полинома  $B$  ( $b_i = \{0, 1\}$ ).

Умножение полиномов осуществляется по методу, где умножение начинается с анализа старшего разряда множителя со сдвигом на каждом шаге умножения суммы частичного произведения вправо (в сторону младшего разряда) на один разряд. При таком методе умножения на каждом шаге умножения анализируется  $i$ -й старший разряд множителя ( $b_i$ ) начиная со старшего. И если при этом  $b_i = 1$ , то двоичные коэффициенты полинома  $A$  суммируются по модулю два с предыдущей суммой частичного произведения или они не суммируются, если  $b_i=0$ . После этого полученная сумма частичного произведения и разряды множителя сдвигаются вправо на один разряд. Количество таких шагов определяется разрядностью двоичных коэффициентов полинома множителя.




Рисунок 1 – Схема перемножения полиномов  $A$  и  $B$

На рисунке 2 приведена структурная схема умножителя полиномов  $A$  и  $B$  последовательного действия. Умножитель состоит из регистров коэффициентов полинома  $A$  (PrA), полинома  $B$  (PrB), регистра частичного произведения (ПрЧП), сумматора по модулю два (далее СМ), блока синхронизации (БС), который в своем составе имеет вычитающий счетчик тактовых импульсов (СчТИ).

Согласно выбранному методу умножения в регистр PrB старшие разряды полинома  $B$  –  $b_{n-2}, b_{n-1} \dots$  принимаются младшие разряды регистра  $B$ , а младшие разряды полинома  $B$  –  $b_0, b_1 \dots$  принимаются старшие разряды регистра  $B$ .

Разряды ПрЧП связаны с левыми входами СМ через схему И1 правые входы СМ связаны с выходами регистра полинома А (множимое) через схему И2. На третий вход схемы И2 подается значение (очередного старшего разряда полинома В, выдача содержимого регистра ПрЧП – на выходы схемы И1 управляетяется тактовым импульсом ТИ, выдача содержимого ПрA на выходы схемы И2 управляетяется тактовым импульсом также значения младшего разряда регистра ПрB -  $b_i$ . Результаты сложения по модулю два с выходов СМ передаются на входы регистра ПрЧП, где они запоминаются до подачи сдвигающего тактового импульса. Работа умножителя начинается с подачи сигнала «Пуск», который поступает на БС, где в счетчик записывается код числа сдвигов  $K = \log_2 n$  (разрядность регистра ПрB) кроме того сигналом «Пуск» осуществляется прием коэффициентов полиномов регистрами ПрA и ПрB.

После этого БС выдает тактовые импульсы ТИ в схему умножителя. Каждым тактовым импульсом суммируется по модулю два содержимое регистров ПрЧП и ПрA и результаты сложения записываются в регистр ПрЧП и задержанным на линии задержки (Л.з.) тактовым импульсом содержимое регистров ПрЧП и ПрB сдвигается вправо на один разряд. После подачи  $n$ -го тактового импульса в регистрах ПрЧП и ПрB и дополнительном разряде – Д регистра ПрB формируется




Рисунок 2 – Умножитель полиномов последовательного действия

значение произведения – С. Последний  $n$ -ый тактовый импульс установит СчТИ в нулевое состояние, при этом вырабатывается сигнал «Конец операций», который выдает содержимое PrЧП и PrB с дополнительным разрядом со сдвигом влево на один разряд логический схемой ИЗ. Кроме этого сигналом «Конец операций» блокируется поступление тактового импульса в устройство.

Теперь перейдем к рассмотрению второго этапа – приведению по модулю Р. Для этого рассмотрим пример умножения полиномов А и В по модулю Р.

Пусть  $A(x) = x^3 + x + 1$  и  $B(x) = x^3 + 1$ ;  $P(x) = x^4 + x + 1$

Тогда  $L(x) = (x^3 + x + 1)(x^3 + 1) \text{ mod } (x^4 + x + 1) = (x^6 + x^4 + x + 1) \text{ mod } (x^4 + x + 1) = x^3 + x^2$

Двоичное представление  $C = A(x)B(x) = x^6 + x^4 + x + 1 = 1010011$

Двоичное представление  $P=10011$ ;

Тогда для вычисления  $C \text{ mod } P$  требуется следующие вычисления (рисунок 3).

$L(x)=01100$  соответствует полиному  $x^3 + x^2$ .

C	$10100$	$11$	
P	$\oplus$	$10011$	$x^4 + x^2 > x^4 + x + 1$ поэтому
$r_0$		$00111$	$r_0 = 10100 \oplus 10011 = 00111$
$2r_0$	$\oplus$	$01111$	сдвиг влево на один разряд
P		$10011$	$2r_0 \cdot P$ поэтому $r_1 = 01111$
$r_1 = 2r_0$		$01111$	сдвиг влево $r_1$ на один разряд
$2r_1$	$\oplus$	$11111$	
P		$10011$	
$L(x)$		$01100$	результат

Рисунок 3 – Пример умножения полиномов

Из рассмотренного примера видно, что блок формирования частичного остатка должен выдать на выход  $2r_i$  при условии, если  $2r_i < P$ , иначе результат сложения  $2r_i \oplus P$ . Следует заметить, что перед вычислением очередного остатка  $r_i$  предыдущий остаток  $r_{i-1}$  сдвигается влево на один разряд, т.е формируется удвоенное значение  $2R_{i-1}$ .

Из рассмотренного примера видно, что формирователь частичного остатка должен выдать на его выход  $2r_{i-1}$  (где  $2r_{i-1}$  сдвинутый на один разряд влево предыдущий остаток  $r_{i-1}$ ), если  $2r_{i-1} < P$ , иначе результат сложения  $2r_{i-1} \oplus P$ .

Тогда структура формирователя частичного остатка (ФЧО) имеет вид, как это показано на рисунке 4.




Рисунок 4 – Структура ФЧО




Рисунок 5 – Схема устройства приведения по модулю CmodP

Как видно из рисунка 4, ФЧО состоит из сумматора по модулю и мультиликсора (MS), логического блока (ЛБ), который коммутирует на выход мультиликсора либо код удвоенного предыдущего частичного остатка  $2r_{i-1}$  или выход сумматора по модулю, где была вычислена  $2r_{i-1} \oplus P$  в зависимости от соотношения  $2r_{i-1}$  и  $P$ .

Приведение произведения полиномов – Спо модулю можно осуществить с помощью одного ФЧО или на множестве ФЧО. На рисунке 4 приведена схема устройства приведения, по модулю последовательного типа на одном ФЧО. Пусть  $C = c_{10}c_9\dots c_1c_0$  где коэффициенты полиномов А и В имеют по 5 разрядов, а для таких полиномов разрядность неприводимых полиномов  $n=5$ . Схема устройства приведения по модулю с помощью одного ФЧО приведена на рисунке 5.

На этой схеме значения С и Р принимаются через схему И1 и И2 в регистр PrC и регистр PrP сигналом «Пуск». После этого с блока синхронизаций первый тактовый импульс ТИ, который подается на входы логических схем И3 и И4, тем самым содержимое регистра  $PrC[C_8 \div C_4]$  поступает на левые входы ФЧО, а на правый вход, ФЧО подается содержимое PrP. В зависимости от соотношения входного кода и неприводимого полинома на выходах ФЧО формируется частичный остаток, который подается на входы регистра  $PrC[C_8 \div C_4]$ . Задержанный первый ТИ на линии задержки Л.З. поступает на вход PrC и сдвигает его содержимое формируя  $2r_{i-1}$ .

Вторым тактовым импульсом на входы ФЧО подаются  $2r_{i-1}$  и Р. После этого формируется частичный остаток  $r_i$ , который принимается в  $PrC[C_8 \div C_4]$ . И задержанным вторым тактовым

